在半導體製程進入 2 奈米後的「埃米」（angstrom）時代，晶背供電（backside power delivery network，BSPDN）被視為先進製程推進的關鍵技術。長期以來，訊號與供電網路都佈線於矽晶圓的正面，但隨著製程微縮，電晶體密度與堆疊層數增加，供電線路佔用大量空間，電力傳輸經過層層堆疊也會導致損失。
晶背供電技術由比利時微電子研究中心（imec）於 2019 年首度發表，其核心概念是將晶圓正面的電源供應網路移到背面，實現供電和訊號分離，從而避免相互干擾，提升供電效能，並為晶圓正面騰出更多空間。這項技術能有效解決傳統正面供電的瓶頸，提升晶片效能與效率。
目前，台積電、英特爾、三星都相繼提出晶背供電解決方案。台積電今年 4 月於北美技術論壇發表 A16 製程，結合台積電晶背供電「超級電軌」（Super Power Rail）技術，以及 2 奈米製程的奈米片（nanosheet）結構，預計能顯著提升晶片效能。這三大廠的積極投入，顯示晶背供電技術已成為未來半導體製程發展的重要方向。
This is a simplified version of the page. Some interactive features are only available in the full version.
本頁為精簡版，部分互動功能僅限完整版使用。
👉 View Full Version | 前往完整版內容