LSI技術如何平衡CoWoS-L製程中的效能與成本？ | 數位時代

LSI 技術在 CoWoS-L 製程中平衡效能與成本的方法

局部矽互連（LSI）技術在台積電的 CoWoS-L 製程中，通過結合矽中介層和重分佈層（RDL）的優勢，實現了效能與成本的平衡。LSI 主要針對特定區域提供高速晶片互連，尤其是在頻寬需求高的應用中，例如連接 HBM 記憶體。這種方法避免了全面採用成本高昂的矽中介層，從而降低了整體製造成本。

LSI 如何實現成本效益

相較於傳統的全面矽中介層，LSI 的成本優勢主要體現在其選擇性應用。通過僅在需要高速互連的區域使用 LSI，而在其他區域使用 RDL，CoWoS-L 能夠在支援更多 HBM 堆疊的同時，保持相對較低的成本。這種混合式設計使得 CoWoS-L 成為高效能應用的理想選擇，例如輝達 Blackwell 系列晶片。

CoWoS-L 的應用與未來趨勢

CoWoS-L 的設計使其能夠支援更多的 HBM 堆疊（最多 12 顆），這對於需要高記憶體頻寬的 AI 晶片至關重要。台積電正積極擴充 CoWoS 產能，並且 CoWoS-L 預計將成為主要的成長動能。在輝達、超微和雲端服務供應商等客戶的需求推動下，CoWoS-L 的應用前景非常樂觀，有望成為未來高效能晶片互連的主流解決方案。

This is a simplified version of the page. Some interactive features are only available in the full version.
本頁為精簡版，部分互動功能僅限完整版使用。
👉 View Full Version | 前往完整版內容