CoWoS-L 技術是台積電 CoWoS (Chip-on-Wafer-on-Substrate) 先進封裝技術的一種，它巧妙地結合了矽中介層 (Silicon Interposer) 和重分佈層 (Redistribution Layer, RDL) 的優點。這種結合旨在提供高度靈活的晶片整合能力，同時兼顧成本效益和效能需求。CoWoS-L 技術並非全面採用單一材料，而是在局部區域使用矽中介層 (Local Silicon Interconnect, LSI) 串連晶片，其餘區域則使用重佈線層。
矽中介層的主要優勢在於其優異的電氣效能和高密度互連能力，能夠實現晶片之間更快速、更高效的通訊。然而，矽中介層的製造成本相對較高，且隨著封裝尺寸的增大，良率可能會受到影響。另一方面，重分佈層 (RDL) 的優勢在於其成本效益和設計靈活性。RDL 由聚合物與銅線構成，具有較高的彈性，使得封裝設計更具彈性，且成本相對較低。
CoWoS-L 通過在關鍵區域使用矽中介層以確保高效能，同時在其他區域使用 RDL 以降低成本並提高良率，實現了優勢互補。局部使用矽中介層 (LSI) 可以針對特定晶片提供高效能連接，而 RDL 則用於連接其他晶片或實現更廣泛的互連。由於 CoWoS-L 可以堆疊較多 HBM 數量，因此特別適用於高效能運算應用。這種策略性的結合使得 CoWoS-L 在成本、效能和整合度之間取得了平衡，使其成為一種極具吸引力的先進封裝選擇。
This is a simplified version of the page. Some interactive features are only available in the full version.
本頁為精簡版，部分互動功能僅限完整版使用。
👉 View Full Version | 前往完整版內容