CoWoS（Chip-on-Wafer-on-Substrate）、FOPLP（Fan-Out Panel Level Packaging）和 CoPoS（Chip-on-Panel-on-Substrate）是三種先進封裝技術，各有其成本與產能的優劣勢。CoWoS，由台積電開發，透過將晶片堆疊在晶圓上，再封裝到基板上，實現高密度連接與效能提升，但由於使用矽中介層或重分佈層 (RDL) 連接，成本相對較高。FOPLP 是一種扇出型面板級封裝技術，主要應用於行動裝置和穿戴式裝置，以實現更小的體積和更高的整合度，成本較 CoWoS 低，但產能受限於面板尺寸。CoPoS 則可視為 CoWoS 的進階版本，透過面板化設計提高面積利用率和產能，旨在進一步降低成本並提升產能，適用於對成本和產能有要求的應用。
CoWoS 主要透過矽中介層或重分佈層 (Redistribution Layer, RDL) 連接晶片與基板，適用於 AI 伺服器晶片和高效能運算產品，此類應用對效能要求高，成本考量相對較低。FOPLP 則使用面板級封裝，將晶片嵌入到面板中，然後進行扇出式佈線，主要應用於行動裝置和穿戴式裝置，此類應用對體積和成本敏感。CoPoS 結合了 CoWoS 和 FOPLP 的概念，將晶片排列在方形的「面板 RDL 層」上，取代原先圓形的矽中介層，以提升面積利用率和產能，適用於對成本和產能有要求的應用，例如消費性電子產品。
在選擇封裝技術時，需要權衡成本與產能。CoWoS 在效能方面表現出色，但成本較高，適合高階應用。FOPLP 成本較低，但產能受限，適合中低階應用。CoPoS 則試圖在成本與產能之間取得平衡，透過面板化設計提高面積利用率和產能，降低成本，適合對成本和產能都有要求的應用。因此，選擇哪種封裝技術取決於具體的應用需求和預算考量。
This is a simplified version of the page. Some interactive features are only available in the full version.
本頁為精簡版，部分互動功能僅限完整版使用。
👉 View Full Version | 前往完整版內容