相較於傳統的全面矽中介層，LSI技術在選擇性應用上，如何具體降低CoWoS-L製程的總體成本？ | 數位時代

LSI 技術降低 CoWoS-L 製程總體成本的具體方式

局部矽互連（LSI）技術通過選擇性地在 CoWoS-L 製程中應用於特定區域，有效降低了總體成本。相較於傳統的全面矽中介層，LSI 不是在整個晶片上都使用昂貴的矽中介層，而是僅在需要高速晶片互連的區域（如連接 HBM 記憶體）使用，從而減少了矽中介層的使用量。

LSI 如何實現成本效益的具體機制

LSI 的成本效益主要來自於其混合式設計策略。在 CoWoS-L 製程中，LSI 與重分佈層（RDL）結合使用。對於頻寬需求較低的區域，使用成本較低的 RDL 技術進行互連；而對於需要高速互連的區域，則使用 LSI。這種策略避免了全面採用高成本的矽中介層，從而顯著降低了製造成本。同時，CoWoS-L 製程能夠支援更多的 HBM 堆疊（最多 12 顆），使其在高記憶體頻寬需求的應用中具有優勢。

CoWoS-L 的應用前景與成本優勢

CoWoS-L 製程因其成本效益和高效能特性，在高階晶片市場中具有廣闊的應用前景。例如，輝達的 Blackwell 系列晶片就採用了 CoWoS-L 製程。台積電正積極擴充 CoWoS 產能，以滿足市場需求。LSI 技術在 CoWoS-L 製程中的應用，不僅降低了成本，還提高了效能，使其成為高效能晶片互連的主流解決方案。

This is a simplified version of the page. Some interactive features are only available in the full version.
本頁為精簡版，部分互動功能僅限完整版使用。
👉 View Full Version | 前往完整版內容