CoWoS-S (Chip-on-Wafer-on-Substrate) 封裝技術採用矽中介層，這直接導致其成本上升。矽中介層的製造成本較高，主要原因在於其製造過程需要使用矽穿孔 (Through Silicon Via, TSV) 技術，這是一種複雜且精密的工藝，涉及在矽晶圓上鑽出微小的孔洞，然後填充導電材料以實現垂直互連。這種工藝不僅耗時，而且需要昂貴的設備和材料，因此增加了矽中介層的製造成本。
矽材料本身的物理特性也對 CoWoS-S 的成本產生影響。矽材料相對脆弱，尤其是在大尺寸封裝中，更容易出現缺陷和損壞。隨著封裝尺寸的增加，矽中介層的良率控制變得更具挑戰性，需要更嚴格的製造標準和檢測流程。這不僅增加了製造成本，還可能導致更多的廢品，進一步推高 CoWoS-S 的整體成本。
相較於 CoWoS-R 和 CoWoS-L，CoWoS-S 在成本方面處於劣勢。CoWoS-R 使用重分佈層 (Redistribution Layer, RDL) 取代矽中介層，RDL 由聚合物和銅線構成，成本較低且更具彈性，因此 CoWoS-R 的成本通常最低。CoWoS-L 結合了矽中介層和重分佈層的優點，僅在局部區域使用矽中介層，其他區域則使用重佈線層，因此成本介於 CoWoS-S 和 CoWoS-R 之間。因此，在選擇 CoWoS 封裝技術時，需要權衡成本、效能和整合度等因素，以選擇最適合特定應用需求的方案。
This is a simplified version of the page. Some interactive features are only available in the full version.
本頁為精簡版，部分互動功能僅限完整版使用。
👉 View Full Version | 前往完整版內容