台積電擴充CoWoS產能對CoWoS-L的未來市場地位有何影響？

台積電CoWoS產能擴充對CoWoS-L市場地位的影響

台積電擴充CoWoS（Chip-on-Wafer-on-Substrate）產能，尤其是CoWoS-L（局部矽互連）技術，將對其未來市場地位產生重大影響。CoWoS-L透過局部矽互連（LSI）技術，在特定區域內實現晶片間的高速互連，相較於全面採用矽中介層，CoWoS-L具有成本效益的優勢。這種混合式設計在效能和成本之間取得平衡，降低了整體製造成本，使其在市場上更具競爭力。

CoWoS-L的成本優勢與混合式設計

CoWoS-L製程結合了矽中介層和重分佈層（RDL）的優勢，僅在對頻寬有高度需求的晶片之間使用LSI，而其他區域則使用RDL。這種混合式設計有效地降低了成本，因為全面使用矽中介層的成本較高。例如，對於需要高速傳輸的HBM（高頻寬記憶體）記憶體，CoWoS-L透過LSI進行連接，同時在其他區域使用RDL，從而達到降低成本的目的。這使得CoWoS-L在支援更多HBM堆疊的同時，也能維持相對較低的成本。

未來發展潛力與市場應用

CoWoS-L的設計使其能夠支援比CoWoS-S更多的HBM堆疊（最多12顆），這對於需要高記憶體頻寬的AI晶片至關重要。台積電正積極擴充CoWoS產能，而CoWoS-L預計將成為主要的成長動能。在輝達（NVIDIA）、超微（AMD）和雲端服務供應商等客戶的需求推動下，CoWoS-L的應用前景相當樂觀。例如，輝達的Blackwell系列晶片就採用這種高效能的應用。隨著AI晶片市場的持續擴大，CoWoS-L憑藉其成本效益和技術優勢，將在先進封裝市場中佔據更重要的地位。