共同封裝光學（CPO）架構如何透過COUPE技術縮短電子傳輸路徑？

台積電 COUPE 技術如何縮短電子傳輸路徑

台積電開發的緊湊型通用光子引擎（COUPE）技術，旨在透過先進封裝技術，將電子積體電路（EIC）與光子積體電路（PIC）整合，以滿足 AI 時代對高速傳輸和算力的需求。這種整合的核心在於利用 SoIC-X 晶片堆疊技術，將電子裸晶堆疊在光子裸晶之上，從而實現更高效的能源效率和更低的電阻。

COUPE 技術的實施方式

台積電計劃使用矽中介層進行晶片連接，將光子積體電路（PIC）和電子積體電路（EIC）整合在同一封裝中。這種共同封裝光學（CPO）的架構，通過把光電轉換模組放置在 IC 載板上，使得光電轉換模組更接近 CPU、GPU 等晶片，從而有效地縮短電子傳輸路徑，並減少訊號耗損及延遲。

COUPE 技術的未來與供應鏈

台積電預計 COUPE 技術將在未來幾年內逐步實現量產，並推動 CPO 市場的發展。天風國際證券分析師郭明錤預測，COUPE 技術的能見度已可看到數年後，並指出台積電可能在 2025 年至 2026 年下半年進行量產驗證，並於 2026 下半年開始量產。整個 CPO 產業鏈涵蓋了多個環節，包括磊晶製造、光收發模組、交換器以及封裝測試等，相關供應商包括聯亞、全新、波若威、智邦、日月光投控等。