CoPoS（Chip-on-Panel-on-Substrate）是一種新興的半導體封裝技術，旨在提高面積利用率並提升產能。它由設備業者推動，將CoWoS（Chip-on-Wafer-on-Substrate）面板化，以應對AI晶片越來越大的趨勢。亞智科技總經理林峻生表示，CoWoS技術使用晶圓（wafer）進行生產，隨著AI晶片尺寸增大，產能逐漸不足且成本不斷上升，因此產生了將CoWoS轉為使用面板尺寸的概念。
CoWoS是由台積電開發的先進封裝技術，主要透過將晶片堆疊起來並封裝於基板上，從而整合不同類型和製程節點的晶片，達到降低延遲、減少體積、提升效能和功耗的目的。
CoPoS則將CoWoS「面板化」，使用方形的「面板RDL層」（重佈線層）取代原先圓形的「矽中介層」（silicon interposer），透過「化圓為方」的方式，提升面積利用率和產能。例如，一塊510 x 515 mm的方形面板可提供的放置空間是12寸晶圓的4.5倍，而700 x 700 mm的面板更是達到8倍。這種方式能夠在相同的面積上容納更多的晶片數量。亞智科技已在桃園設立半導體研發中心，專注於CoPoS重佈線層（RDL）設備的開發，以加速半導體面板級封裝設備的發展。
亞智科技是一家擁有近40年歷史的設備製造商，專注於半導體製程的面板級封裝、玻璃基板設備。該公司在2019年交付了600x600mm的FOPLP（面板級扇出型封裝）大量生產線，並在2022年交付了700x700mm的FOPLP生產線。此外，亞智科技自2023年起投入玻璃基板的RDL製程技術開發，並於2024年完成了510x515mm的玻璃通孔（TGV）蝕刻設備開發。隨著CoPoS技術的推進，亞智科技正努力在三年內重返上櫃市場，擴大其在半導體設備領域的影響力。
This is a simplified version of the page. Some interactive features are only available in the full version.
本頁為精簡版，部分互動功能僅限完整版使用。
👉 View Full Version | 前往完整版內容