亞智科技的 CoPoS 技術，如何透過方形面板重佈線層（RDL）提升晶片放置面積與產能？

亞智科技 CoPoS 技術透過方形面板 RDL 提升晶片放置面積與產能的具體方法

亞智科技的 CoPoS（Chip-on-Panel-on-Substrate）技術利用方形面板重佈線層（RDL），旨在提升晶片放置面積與產能。CoPoS 的方形面板設計相較於傳統圓形矽中介層，能更有效利用基板面積，減少材料浪費。透過將晶片排列在方形面板 RDL 上，亞智科技能夠在單次處理中容納更多晶片，從而顯著提高產能。目前，亞智科技已在桃園設立半導體研發中心，專注於具備試驗與量產能力的 CoPoS 重佈線層設備，加速技術商業化。

FOPLP 經驗在 CoPoS 技術商業化中的作用

亞智科技在面板級封裝（FOPLP）方面累積的經驗，為其推動 CoPoS 技術商業化提供了關鍵助益。FOPLP 的經驗使亞智科技具備了處理大型面板基板的技術能力，這對於 CoPoS 而言至關重要。CoPoS 採用更大的方形面板基板，如 510 x 515 mm、600 x 600 mm 和 700 x 700 mm，以提供比傳統 12 吋晶圓更高的晶片放置空間。FOPLP 的經驗讓亞智科技能夠有效地處理這些大型面板，確保生產過程的穩定性和效率。

RDL 製程技術的優勢

亞智科技在 FOPLP 方面的經驗使其在重佈線層（RDL）製程技術上具有優勢。RDL 是 CoPoS 技術中的關鍵環節，用於將晶片之間的訊號重新佈線，實現更高的連接密度和性能。亞智科技在 FOPLP 中積累的 RDL 技術經驗，使其能夠更有效地開發適用於 CoPoS 的 RDL 製程，提高 CoPoS 產品的性能和可靠性。除了 CoPoS 技術，亞智科技也積極投入玻璃基板的 RDL 製程技術開發，並已完成 510x515mm 的玻璃通孔（TGV）蝕刻設備開發，這些技術發展都為其在先進封裝領域取得更多突破奠定了基礎。