亞智科技致力於 CoPoS（Chip-on-Panel-on-Substrate）技術的研發，透過將晶片排列在方形面板重佈線層（RDL）上，取代傳統的圓形矽中介層，旨在提高面積利用率和產能。這種方法利用更大的方形面板基板，例如 510 x 515 mm、600 x 600 mm 和 700 x 700 mm，以提供比傳統 12 吋晶圓高達 4.5 倍、6 倍和 8 倍的晶片放置空間。
CoPoS 技術的主要優勢在於其更高的面積利用率和降低成本的潛力。相較於傳統圓形矽中介層，CoPoS 的方形面板設計能更有效地利用基板面積，減少材料浪費。此外，更大的面板尺寸也意味著單次處理的晶片數量更多，有助於顯著提升產能。
亞智科技已在桃園設立半導體研發中心，專注於具備試驗與量產能力的 CoPoS 重佈線層設備。除了 CoPoS 技術，亞智科技也積極投入玻璃基板的 RDL 製程技術開發，並已於 2024 年完成了 510x515mm 的玻璃通孔（TGV）蝕刻設備開發。憑藉在面板級封裝（FOPLP）方面的經驗，亞智科技有望在先進封裝領域取得更多突破，加速 CoPoS 技術的商業化應用。
This is a simplified version of the page. Some interactive features are only available in the full version.
本頁為精簡版，部分互動功能僅限完整版使用。
👉 View Full Version | 前往完整版內容