LSI 在 CoWoS-L 製程中，針對哪些晶片類型提供高速互連？

CoWoS-L 製程中 LSI 的高速互連應用

在 CoWoS-L (Chip-on-Wafer-on-Substrate L) 製程中，LSI (局部矽互連) 主要用於提供高速晶片互連，特別是針對頻寬需求極高的晶片。LSI 的設計目的是在特定區域內實現更高速的晶片間互連，尤其是在需要連接多個高頻寬記憶體 (HBM) 堆疊的應用中。這種局部互連方式與 RDL (重分佈層) 相輔相成，共同提升晶片整合的靈活性。

LSI 與 RDL 的互補優勢

CoWoS-L 透過 LSI 針對特定晶片進行高速連接，並在其他區域使用 RDL，從而在效能與成本之間取得平衡。相較於全面採用矽中介層，這種混合式設計在支援更多 HBM 堆疊的同時，維持相對較低的成本。LSI 的高速互連能力與 RDL 的廣泛連接性互補，使 CoWoS-L 成為高效能應用的理想選擇，例如輝達 Blackwell 系列晶片。

CoWoS-L 的未來發展與應用前景

CoWoS-L 的設計使其能夠支援比 CoWoS-S 更多的 HBM 堆疊（最多 12 顆），對於需要高記憶體頻寬的 AI 晶片至關重要。在輝達、超微和雲端服務供應商等客戶的需求推動下，CoWoS-L 的應用前景非常樂觀，有望成為未來高效能晶片互連的主流解決方案。其靈活性和成本效益使其成為業界追求更高效能晶片設計的首選。