CPO技術如何透過整合PIC和EIC來減少訊號傳輸的損耗及延遲？

CPO 技術整合 PIC 與 EIC 以減少訊號損耗與延遲之原理

共同封裝光學（CPO）技術透過將光電轉換模組更靠近處理器（如 CPU、GPU）晶片，並整合光子積體電路（PIC）和電子積體電路（EIC）於同一封裝中，顯著減少訊號傳輸的損耗及延遲。傳統的電訊號在長距離傳輸時會產生較大的衰減和延遲，而 CPO 透過縮短電子訊號的傳輸距離，並利用光訊號進行高速傳輸，從而提升整體系統效能。這種整合方式不僅提高了訊號的完整性，還降低了功耗，使其成為滿足高效能運算需求的關鍵技術。

台積電 COUPE 技術在 CPO 中的應用

台積電等晶片製造商正積極研發先進技術，以進一步提升 CPO 的效能。其中，「緊湊型通用光子引擎」（COUPE）透過 SoIC-X 晶片堆疊技術，將電子裸晶堆疊在光子裸晶之上，以達到最低的電阻及更高的能源效率。這種垂直堆疊的方式不僅縮小了晶片尺寸，還進一步減少了訊號傳輸的距離，從而降低訊號損耗和延遲。透過將電子元件和光子元件緊密結合，COUPE 技術能夠實現更高效的光電轉換，提升整體系統的傳輸速度和能源效率。

CPO 市場成長與產業鏈的影響

隨著 AI 時代對高速傳輸的需求日益迫切，CPO 市場預估將從 2023 年的 800 萬美元成長至 2030 年的 93 億美元，年複合成長率高達 172%。這種驚人的成長速度不僅反映了市場對 CPO 技術的高度認可，也為整個產業鏈帶來了巨大的機會。光收發模組與晶片製造商將直接受益於 CPO 的普及，而具備先進封裝技術和測試能力的廠商以及交換器供應商也將在 CPO 產業鏈中佔據重要地位。整體而言，CPO 技術的發展將推動整個產業鏈的技術創新和市場擴張，為各環節的廠商帶來豐富的發展機會。