CoWoS-S、CoWoS-R、CoWoS-L三種類型在中介層材料上的主要差異為何？ | 數位時代

CoWoS 技術簡介

CoWoS（Chip-on-Wafer-on-Substrate）是台積電開發的先進封裝技術，旨在將不同類型和製程的晶片整合在同一封裝內，以縮短晶片間的距離、降低延遲並提升效能。CoWoS技術主要分為CoWoS-S、CoWoS-R、CoWoS-L三種類型，它們的主要差異在於中介層（Interposer）所使用的材料。

三種類型的主要差異

1. CoWoS-S：
   • 採用矽中介層（Silicon Interposer），是台積電最早推出的CoWoS技術，也是目前最主流的類型。
   • 透過矽穿孔（TSV）技術連接晶片和基板，提供良好的電性連接。
   • 主要應用於AI伺服器晶片、高效能運算（HPC）產品，如輝達的H100、H200以及超微的MI300等。
   • 矽中介層的生產成本較高，且隨著尺寸放大，良率較難提升。
2. CoWoS-R：
   • 採用重分佈層（Redistribution Layer, RDL）作為中介層，以降低成本並提高封裝尺寸的彈性。
   • RDL中介層由聚合物和銅線構成，具有較高的彈性，允許更大的封裝尺寸。
   • CoWoS-R的產能相對較少，主要應用於網通設備、邊緣AI等產品。
3. CoWoS-L：
   • 結合了矽中介層和重分佈層的優點，局部區域使用矽中介層（Local Silicon Interconnect, LSI）來連接晶片，其他區域則使用重分佈層。
   • 提供了高度靈活的整合能力，成本介於CoWoS-S和CoWoS-R之間。
   • 可堆疊的HBM數量也較多，從CoWoS-S的8顆提升到最多12顆。
   • 輝達的Blackwell系列晶片，如B100、B200、B300、GB200等，將採用CoWoS-L製程。

CoWoS的未來趨勢

台積電計劃在2022年至2026年間將CoWoS產能的年複合成長率（CAGR）提升至50%以上，並預計在2024、2025年實現產能翻倍。其中，CoWoS-L的成長動能尤為強勁，預計在2025年將大幅成長。隨著AI應用的持續發展，CoWoS技術的需求預計將持續增加，未來除了AI應用外，也將有更多非AI應用採用CoWoS技術。

This is a simplified version of the page. Some interactive features are only available in the full version.
本頁為精簡版，部分互動功能僅限完整版使用。
👉 View Full Version | 前往完整版內容