CoWoS-L製程的優勢是什麼？輝達Blackwell系列晶片採用CoWoS-L的原因為何？

CoWoS-L 製程的優勢

CoWoS-L (Chip-on-Wafer-on-Substrate L) 是台積電先進封裝技術 CoWoS 的一種，其優勢在於結合了矽中介層和重分佈層（RDL）的優點。在局部區域，CoWoS-L 使用「局部矽互連」（LSI）來連接晶片之間的高速互連，而在其他區域則採用 RDL，從而提供高度靈活的整合能力。相較於 CoWoS-S，CoWoS-L 的成本較低，同時可堆疊的 HBM (High Bandwidth Memory) 數量也更多，從 CoWoS-S 的最多 8 顆提升到最多 12 顆。

輝達 Blackwell 系列晶片採用 CoWoS-L 的原因

輝達 (NVIDIA) 的 Blackwell 系列晶片，包括 B100、B200、B300、GB200 等，選擇採用 CoWoS-L 製程，主要考量到 CoWoS-L 在效能、成本和整合能力之間的平衡。CoWoS-L 能夠支援更多的 HBM 堆疊，這對於需要高記憶體頻寬的 AI 晶片至關重要。此外，CoWoS-L 的成本相較於 CoWoS-S 更具優勢，有助於控制 Blackwell 系列晶片的整體生產成本。輝達執行長黃仁勳也已證實，輝達的產品正在從 CoWoS-S 製程逐步轉移到 CoWoS-L 製程。

CoWoS 產能與發展趨勢

台積電正積極擴充 CoWoS 產能，預計 2022 年至 2026 年的 CoWoS 產能年複合成長率 (CAGR) 將超過 50%。其中，CoWoS-L 預計將成為主要的成長動能。市場分析指出，在輝達、超微 (AMD) 和雲端服務供應商 (CSP) 等高效能運算客戶的需求推動下，台積電的 CoWoS 產能將持續倍增。