CoWoS-L製程與CoWoS-S相比，在成本與HBM堆疊數量上有何差異？ | 數位時代

CoWoS-L 與 CoWoS-S 在成本與 HBM 堆疊數量上的差異

CoWoS-L（Chip-on-Wafer-on-Substrate L）相較於 CoWoS-S，主要差異在於成本效益和 HBM（高頻寬記憶體）的堆疊能力。CoWoS-L 透過局部矽互連（LSI）和重分佈層（RDL）的結合，在成本上更具優勢。

HBM 堆疊數量的提升

CoWoS-L 的一個顯著優勢是能夠支援更多的 HBM 堆疊。CoWoS-S 最多可堆疊 8 顆 HBM，而 CoWoS-L 則能提升至最多 12 顆。這對於需要高記憶體頻寬的應用，如AI晶片，至關重要。輝達（NVIDIA）的 Blackwell 系列晶片，包括 B100、B200、B300、GB200 等，正是基於此考量選擇了 CoWoS-L 製程。

成本效益與產業趨勢

CoWoS-L 不僅提供更高的 HBM 堆疊能力，同時在成本上更具競爭力，這使得它成為輝達等高效能運算客戶的首選。輝達執行長黃仁勳已確認，輝達的產品正逐步從 CoWoS-S 轉移至 CoWoS-L 製程。隨著台積電積極擴充 CoWoS 產能，CoWoS-L 預計將成為主要的成長動能，並在高效能運算市場中扮演更重要的角色。

This is a simplified version of the page. Some interactive features are only available in the full version.
本頁為精簡版，部分互動功能僅限完整版使用。
👉 View Full Version | 前往完整版內容