CoWoS-L製程中的「局部矽互連」(LSI) 如何提升晶片間的互連速度？

CoWoS-L 製程中局部矽互連 (LSI) 的作用

在 CoWoS-L (Chip-on-Wafer-on-Substrate L) 製程中，「局部矽互連」(Local Silicon Interconnect, LSI) 的主要目的是在特定區域內提供晶片之間高速互連的解決方案。CoWoS-L 結合了矽中介層和重分佈層 (RDL) 的優勢，LSI 專用於連接對頻寬有高度需求的晶片，而 RDL 則用於其他區域，從而實現更靈活的整合。這種設計有助於提升整體晶片間的互連速度。

LSI 相對於全面採用矽中介層的優勢

全面使用矽中介層的成本相對較高。CoWoS-L 透過使用 LSI 針對特定晶片（例如需要高速傳輸的 HBM 記憶體）進行連接，同時在其他區域使用 RDL，從而在效能和成本之間取得平衡。這種混合式的設計使得 CoWoS-L 在支援更多 HBM 堆疊的同時，也能維持相對較低的成本，使其成為諸如輝達 Blackwell 系列晶片等高效能應用的理想選擇。

CoWoS-L 的整體優勢與未來發展

CoWoS-L 的設計使其能夠支援比 CoWoS-S 更多的 HBM 堆疊（最多 12 顆），這對於需要高記憶體頻寬的 AI 晶片至關重要。台積電正積極擴充 CoWoS 產能，而 CoWoS-L 預計將成為主要的成長動能。在輝達、超微和雲端服務供應商等客戶的需求推動下，CoWoS-L 的應用前景相當樂觀。