CoWoS 製程的複雜性如何影響其成本，與 FOPLP 相比有何不同？

CoWoS 製程複雜性對成本的影響

CoWoS（Chip-on-Wafer-on-Substrate）是一種先進的封裝技術，其製程的複雜性直接影響了成本。由於 CoWoS 需要先進的設備和技術，因此在製造成本上相對較高。相較之下，扇出型面板級封裝（FOPLP）採用較成熟的製程，成本較低，更容易實現大規模生產。

FOPLP 的成本效益優勢

FOPLP 在成本效益方面優於 CoWoS 的主要原因在於其應用領域和晶片利用率。FOPLP 主要應用於對成本較敏感的成熟製程晶片，如車用、物聯網等領域的電源管理 IC。此外，FOPLP 使用方形基板進行 IC 封裝，與 CoWoS 使用的圓形晶圓相比，可使用面積大幅增加。

晶片利用率與成本降低

經濟部指出，FOPLP 的方形基板利用率可達到 95%，可使用面積是 12 吋晶圓的 7 倍之多。這意味著在相同面積下，FOPLP 技術能夠容納更多的晶片，從而顯著提高晶片利用率，降低單位晶片的成本。儘管 FOPLP 目前仍面臨一些技術挑戰，但其在成本效益方面的潛力為晶片製造商提供了更多元的選擇，特別是在對成本敏感但仍需一定效能的應用中。