CoWoS 技術與 CoPoS 技術的應用差異點在哪裡？

CoWoS 與 CoPoS 技術的應用差異

CoWoS (Chip-on-Wafer-on-Substrate) 和 CoPoS (Chip-on-Panel-on-Substrate) 都是為了因應 AI 晶片日益成長的需求而生的先進封裝技術。CoWoS 使用矽中介層連接堆疊的晶片，再將其封裝到基板上。CoPoS 則是將 CoWoS 「面板化」，以方形的「面板 RDL 層」（重佈線層）取代傳統的圓形矽中介層，達成「化圓為方」的效果。

面積利用率的優勢與應用

CoPoS 的主要優勢在於其更高的面積利用率。因為採用方形面板，CoPoS 比傳統的 12 吋晶圓能提供更大的放置空間。例如，一塊 510 x 515 mm 的方形面板可以提供的放置空間是 12 吋晶圓的 4.5 倍，而 700 x 700 mm 的面板更達到 8 倍。這種設計讓 CoPoS 可以在相同的面積上放置更多的晶片，進而顯著提升整體產能。這樣的優勢使 CoPoS 在需要高密度晶片整合的應用中更具吸引力。

技術發展與未來應用趨勢

設備製造商正積極投入 CoPoS 技術的發展。例如，亞智科技等公司正積極開發 CoPoS 重佈線層 (RDL) 設備，以加速半導體面板級封裝設備的發展。透過面板化 CoWoS，CoPoS 不僅提高了面積利用率和產能，還能有效地整合不同類型和製程節點的晶片，降低延遲、減少體積、提升效能和功耗，進而推動 AI 晶片技術的進步。隨著 AI 晶片對效能與整合度需求不斷提升，CoPoS 有望在高效能運算、資料中心等領域扮演更重要的角色。