CoPoS（Chip-on-Panel-on-Substrate）技術採用大型方形面板基板，例如 510x515mm，相較於傳統 12 吋晶圓，在晶片放置空間上有顯著差異。方形面板基板能更有效地利用基板面積，減少材料浪費，因此提供更大的晶片放置空間。亞智科技透過將晶片排列在方形面板 RDL（重佈線層）上，可以在單次處理中容納更多晶片，從而提高產能並加速技術商業化。
亞智科技的 CoPoS 技術採用方形面板 RDL，與傳統晶圓或中介層相比，在成本效益上具有優勢。方形面板能更有效地利用基板面積，減少材料浪費，從而降低單位晶片的生產成本。透過在方形面板 RDL 上排列晶片，亞智科技可以在單次處理中容納更多晶片，顯著提高了產能。
亞智科技在面板級封裝（FOPLP）方面累積的經驗，為其推動 CoPoS 技術商業化提供了關鍵助益。FOPLP 的經驗使亞智科技具備了處理大型面板基板的技術能力，這對於 CoPoS 而言至關重要。CoPoS 採用更大的方形面板基板，如 510 x 515 mm、600 x 600 mm 和 700 x 700 mm，以提供比傳統 12 吋晶圓更高的晶片放置空間。FOPLP 的經驗讓亞智科技能夠有效地處理這些大型面板，確保生產過程的穩定性和效率。
This is a simplified version of the page. Some interactive features are only available in the full version.
本頁為精簡版，部分互動功能僅限完整版使用。
👉 View Full Version | 前往完整版內容