CoPoS 技術如何提高面積利用率和產能？

CoPoS 技術如何提升面積利用率和產能

CoPoS（Chip-on-Panel-on-Substrate）是一種旨在提升面積利用率和產能的新興半導體封裝技術。它通過將 CoWoS（Chip-on-Wafer-on-Substrate）技術進行面板化，以應對 AI 晶片日益增大的趨勢。CoPoS 的核心概念是利用方形面板取代傳統的圓形晶圓，從而在相同的面積上容納更多的晶片。

CoPoS 與 CoWoS 的關鍵差異

CoWoS 是由台積電開發的先進封裝技術，透過堆疊晶片並封裝於基板上，整合不同類型和製程節點的晶片，以降低延遲、減少體積、提升效能和功耗。而 CoPoS 則是將 CoWoS「面板化」，使用方形的「面板 RDL 層」（重佈線層）取代原先圓形的「矽中介層」（silicon interposer），實現「化圓為方」的效果。

CoPoS 的面積利用率優勢

CoPoS 技術的面積利用率顯著優於傳統的 CoWoS。例如，一塊 510 x 515 mm 的方形面板可提供的放置空間是 12 寸晶圓的 4.5 倍，而 700 x 700 mm 的面板更是達到 8 倍。這種設計允許在相同的面積上放置更多的晶片，從而提升整體產能。亞智科技等設備製造商正積極投入 CoPoS 重佈線層（RDL）設備的開發，以加速半導體面板級封裝設備的發展。