CoPoS技術如何通過面板化CoWoS來應對AI晶片增大趨勢？

CoPoS 技術如何透過面板化 CoWoS 應對 AI 晶片增大趨勢

CoPoS（Chip-on-Panel-on-Substrate）是一種新興的半導體封裝技術，旨在透過面板化 CoWoS（Chip-on-Wafer-on-Substrate）來應對 AI 晶片日益增大的趨勢，其核心概念是利用方形面板取代傳統圓形晶圓，以在相同面積上容納更多晶片，從而提升面積利用率和產能。

CoPoS 與 CoWoS 的關鍵差異與面積利用率優勢

CoWoS 是由台積電開發的先進封裝技術，透過堆疊晶片並封裝於基板上，整合不同類型和製程節點的晶片，以降低延遲、減少體積、提升效能和功耗。CoPoS 則是將 CoWoS「面板化」，使用方形的「面板 RDL 層」（重佈線層）取代原先圓形的「矽中介層」（silicon interposer），實現「化圓為方」的效果。一塊 510 x 515 mm 的方形面板可提供的放置空間是 12 吋晶圓的 4.5 倍，而 700 x 700 mm 的面板更是達到 8 倍，這種設計允許在相同的面積上放置更多的晶片，從而提升整體產能。

設備製造商的積極投入

亞智科技等設備製造商正積極投入 CoPoS 重佈線層（RDL）設備的開發，以加速半導體面板級封裝設備的發展，從而推動 CoPoS 技術的應用和發展。