A16製程結合超級電軌技術後，晶片密度預計提升多少？

A16 製程結合超級電軌技術的晶片密度提升預估

台積電將超級電軌（Super Power Rail）技術整合至其 A16 製程中，此舉旨在透過晶背供電（backside power delivery network, BSPDN）解決方案來提升供電效率，並優化晶片正面空間。此整合預計將使晶片密度提升至最高 1.1 倍。這種晶背供電技術透過將電源供應網路移至晶片背面，實現供電與訊號分離，從而減少相互干擾，對於提高晶片效能至關重要。

A16 製程的效能提升

除了晶片密度的提升，A16 製程還預計在速度和功耗方面實現顯著改進。台積電表示，A16 製程的速度預計將提升 8% 至 10%，功耗則可降低 15% 至 20%。這些效能提升得益於 2 奈米製程的奈米片（nanosheet）架構與超級電軌技術的結合。台積電計劃於 2026 年量產 A16 製程，顯示其在先進製程技術上的競爭力和積極佈局。

晶背供電技術的產業應用

晶背供電技術不僅是台積電關注的焦點，英特爾和三星也在積極開發和應用此技術。英特爾的 PowerVia 解決方案已率先運用於其今年量產的 Intel 20A 製程，並計劃在明年的 18A 製程中繼續採用。三星則宣布將於 2027 年量產首次採用晶背供電技術的 SF2Z 製程。這些趨勢表明，晶背供電技術已成為晶圓製造業的重要發展方向，各主要廠商都在競相推出相關解決方案，以提升晶片效能和市場競爭力。